Pracovní náplň
Kontakt: YAROSHCHUK IRYNA, tel.: 774314408
Vyvíjíme vysoce výkonné digitální systémy, platformy pro zpracování dat, telekomunikační
řešení, senzorové systémy a další hardwarově-softwarové komplexy pracující v reálném čase.
Hledáme FPGA Engineera, který se bude podílet na celém procesu vývoje FPGA řešení – od
návrhu architektury přes integraci a testování až po uvedení do provozu.
Hlavní pracovní náplň:
1. Vývoj RTL kódu v jazycích Verilog, SystemVerilog nebo VHDL.
2. Návrh a optimalizace digitálních algoritmů pro FPGA.
3. Vývoj a integrace vlastních IP jader (IP cores).
4. Provádění funkční a časové verifikace.
5. Analýza a odstraňování problémů souvisejících s časováním (timing bottlenecks).
6. Vývoj testbenchů a automatizovaných testovacích nástrojů.
7. Práce s vysokorychlostními datovými rozhraními.
8. Integrace FPGA řešení se systémy založenými na Linuxu.
9. Příprava technické dokumentace.
Požadované znalosti a zkušenosti:
1. Minimálně 2 roky zkušeností s vývojem pro FPGA.
2. Pokročilá znalost jazyků Verilog, SystemVerilog nebo VHDL.
3. Zkušenosti s FPGA platformami AMD/Xilinx, Intel/Altera nebo obdobnými řešeními.
4. Praktické zkušenosti s nástroji Vivado, Quartus, ModelSim nebo QuestaSim.
5. Znalost timing analysis, CDC (Clock Domain Crossing), správy constraints a návrhu
clock-domain architektury.
6. Zkušenosti s DSP bloky, BRAM, FIFO, PLL/MMCM a SERDES.
7. Porozumění principům pipeliningu, optimalizace využití zdrojů a timing closure.
Výhodou bude:
1. Zkušenost s platformami SoC a FPGA SoC.
2. Zkušenosti v oblasti digitálního zpracování signálů (DSP),