Pracovní místo ( Verifikace návrhu digitálních integrovaných obvodů ) již není aktuální, zadavatel tuto pozici obsadil, nebo si nepřeje tuto pracovní nabídku dále zobrazovat.
Pracovní náplň
MVP: Novodvorská č.p. 994/138, Braník
Kontakt: Ing. Ondřej Hruška, tel.: +420 226 772 226, e-mail: hr@asicentrum.cz
Verifikace návrhu digitálních integrovaných obvodů s využitím UVM metodologie (System Verilog)
Požadavky :
znalost jazyků VHDL a System Verilog
písemná a mluvená angličtina
vysokoškolské či bakalářské vzdělání oboru elektro či výpočetní techniky
Výhody:
zajímavý plat včetně benefitů
pružná pracovní doba
tvořivá týmová atmosféra v mezinárodním pracovním prostředí
možnosti cestování
Volné místo verifikace návrhu digitálních integrovaných obvodů pro lokalitu Praha.