Pracovní místo ( HW Engineer ) již není aktuální, zadavatel tuto pozici obsadil, nebo si nepřeje tuto pracovní nabídku dále zobrazovat.
Pracovní náplň
První kontakt se zaměstnavatelem telefonicky (v pracovní dny 9 -17 hodin) nebo e-mailem.
Požadavky:
Pokročilá znalost alespoň jednoho HDL jazyka (VHDL/Verilog/SystemVerilog)
Analytické myšlení, samostatnost i schopnost práce v týmu
Angličtina slovem i písmem
Výhodou:
Zkušenost s nástroji pro syntézu HW pro ASIC/FPGA
Pokročilá znalost počítačových systémů a architektur
Znalost verzovacích nástrojů (git, SVN)
Schopnost psát čitelný kód
Aktivní zájem o problematiku, sebevzdělávání
Zaměstnanecké výhody:
Příležitost pracovat s architekturou RISC-V
Možnost podílet se na celém vývojovém cyklu (od analýzy až po nasazení)
Práci na velmi zajímavém projektu v menším týmu
Příležitost pracovat se zkušenými vývojáři, možnost kariérního růstu
Reálný prostor pro vlastní inovace a nápady
Příjemné pracovní prostředí s přátelskou atmosférou
Flexibilní pracovní doba
Spolupráce se špičkovými světovými firmami
Odpovídající platové ohodnocení a benefity
Pracovní poměr na dobu určitou - 1 rok s možností prodloužení. Lze i na zkrácenou pracovní dobu.
Souhlas zaměstnavatele se zaměstnaneckou kartou
Volné místo hw engineer pro lokalitu Brno.